컴퓨터공학실험2 🕵️

1주차

Vivado 환경 설치

2주차

연속 할당문, 절차형 할당문 차이 시뮬레이션
Blocking, Nonblocking 차이 시뮬레이션
Verilog의 for, if, while, case문 C언어와 비교
Verilog의 net형 자료형 조사

3주차

3-input AND gate, 4-input AND gate, 3-input OR gate, 4-input OR gate
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

4주차

4-input NAND gate, 4-input NOR gate, 4-input XOR gate, 4-input AOI gate
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

5주차

De-Morgan 제 1, 2 법칙, (A'+B')*C' = ((A*B)+C), 1 Bit 비교기
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

6주차

Full Adder, Half Adder, Full Subtractor, Half Subtractor, 8421(BCD)-2421 Code converter
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

7주차

Even Parity bit generator/checker, Odd Parity bit generator/checker, 2-bit binary comparator
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

8주차

7-Segment Display
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

9주차

2 to 4 Decoder, 4 to 2 Encoder, BCD to Decimal decoder, 8 to 1 line MUX, 1 to 4 line deMUX
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

10주차

4bit Binary Parallel Adder, 4bit Binary Parallel Subtractor, BCD Adder
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

11주차

RS Flip-Flop, D Flip-Flop, JK Flip-Flop
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

12주차

2-bit counter, 4-bit decade counter, 4-bit 2421 decade counter
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

13주차

4-bit Shift Register, 4-bit Ring counter, 4-bit Up/Down counter
시뮬레이션, FPGA 동작, 카르노 맵과 비교 및 걸과 검토

14주차

밀리 머신과 무어 머신의 특징 및 차이점, 이를 사용한 sequence detect

Environment Vivado